Компания Hyperchip использует множественные процессорные ядра ARC Cores для построения пета-битного маршрутизатора

Компания ARC Cored Ltd. объявила о том, что ядра ее 32-битных настраиваемых пользователем микропроцессоров будут использоваться компанией Hyperchip Inc. в качестве основы для построения маршрутизаторов с пета-битной скоростью передачи данных (1 Petabit/s = 10¹⁵ bit/s). Учитывая малые размеры микропроцессорного ядра ARC Cores и возможность интегрировать в микропроцессор только действительно необходимую функциональность, специалисты Hyperchip смогли построить на его основе "массивно-параллельный чип", состоящий из 32 отдельных микропроцессоров.

Компания Hyperchip, основанная в 1997 году Ричардом Норманоv (Richard Norman), считается первым разработчиком пета-битных систем маршрутизации, которые могут быть использованы для построения как глобальных сетей будущего, так и массивно-параллельных суперкомпьютеров. Технологические основы своих систем компания Hyperchip не публикует. Hyperchip зарегистрировала или подала на регистрацию 37 патентов на свои инновационные решения.

Сообщается, что архитектура IP-маршрутизации Hyperchip Matrix масштабируется до 65536 ATM-каналов ОС-192, что соответствует суммарной скорости передачи в 650 Tbit/s, а латентность (время задержки) передачи данных составляет доли микросекунды.

Более подробная информация:

• ARC Cores Technology Simplifies Petabit Routing Design (пресс-релиз ARC Cores от 14 сентября).
• Hyperchip architecture.

Смотрите также:

• Новости: Новое поколение Интернет-технологий в Японии не за горами.
• Новости: NSF финансирует высокоскоростные сети.
• Новости: NSF выделяет $6 млн. на развитие Интернет нового поколения.
• Новости: Университет шт. Индиана получил 10-миллионный грант на организацию высокоскоростной сети TransPAC/MirNET.

© Лаборатория Параллельных Информационных Технологий, НИВЦ МГУ