| Проект: СКС/МиниТера Разработка простой технологии построения реконфигурируемых вычислительных систем высокой производительности, позволяющей из набора реконфигурируемыз вычислительных модулей и процессоров обычного типа создавать вычислительные системы разной производительности - от небольшого блока, встраиваемого в какую-либо аппаратуру, до high-end серверов. |
|
| Основные разработчики | |
|
ООО "Суперкомпьютерные системы" (СКС) |
|
| Тип (теория, программная система, приложение, аппаратные средства) проекта | |
| Вычислительная система и интегрированная среда разработки. | |
| Краткое описание | |
|
Архитектура РВС "Minitera" представляет собой набор вычислительных модулей, объединенных локальной сетью. Вычислительные модули делятся на два типа: 1. SMP-модули, построенные из обычных процессоров типа Intel x86. 2. Реконфигурируеиые вычислительные модули(РВМ), построенные на основе матрицы, состоящей из СБИС "Minitera". СБИС Minitera представляет собой матрицу последовательных процессоров типа "супер-RISC" с минимальным набором команд, изначально ориентированных на мультиконвейерную обработку. РВМ работает по принципу конвейера, который с каждым тактом загружается информацией на одном конце, а на другом конце производит выгрузку полученных результатов. Структура РВМ обеспечивает параллельную организацию множества конвейеров. Все операции в конвейере выполняются при непрерывном продвижении информации, хотя имеется возможность запоминать фрагменты информационного потока в СБИС или периферийной RAM. Система поддерживает вычислительную модель "Data-flow graph". |
|
| Область применения | |
|
Система предназначена для обработки больших потоков информации в реальном режиме времени: -цифровая обработка сигналов и изображений; -управление быстротекущими процессами в сложных системах и устройствах; -решение задач математической физики и биоинформатики. |
|
| Связь с другими проектами/платформами | |
| Cовместно с ИПС РАН (г. Переславль-Залесский) разрабатывается концепция двухуровневого суперкомпьютера, имеющего на первом уровне SMP-кластер (см. [ИПС РАН/Т-система]), а на втором - сеть из РВМ-модулей. | |
| Завершенность проекта | |
|
Разработана и подготовлена к производству СБИС "Minitera-II"
и создана интегрированная среда разработки, выполненная как
мультиплатформенная кросс-система. Разработана архитектура
модуля РВМ и создан экспериментальный образец на основе FPGA Xilinx.
|
|
| Контакты, ссылки на доп. информацию | |
|
ООО "Суперкомпьютерные системы", СКС, Москва, 121099, 1-й Смоленский пер. д.24, офис 144 Татур Вадим Юрьевич (Ген. директор), тел. (095) 299-0665, факс (095) 299-0665, e-mail: trinitas@mtu-net.ru Геворкян Виктор Иванович (гл.конструктор), тел. 241-8356, факс 241-7932, e-mail: vig@minitera.ru Бачериков Геннадий Иванович (гл.специалист), e-mail: gib@minitera.ru Беленов Александр Викторович (руководитель проекта), e-mail: bela@minitera.ru Шумилин Сергей Сергеевич (вед.системотехник), e-mail: shumilin@minitera.ru Дополнительная информация о проекте: http://minitera.ru |
© Лаборатория Параллельных Информационных Технологий, НИВЦ МГУ
